聯發科參與Google TPU 8t專案ASIC傳捷報 供應鏈嗨

聯發科30日召開法說會，市場關注其AI布局進展。隨著Google正式發表第八代TPU晶片，聯發科ASIC（特定應用積體電路）業務邁入新里程碑。據悉，聯發科參與TPU 8t（訓練）專案，提供I/O Die及後段設計服務；供應鏈透露，聯發科增購FT（Final Test）與SLT（系統級測試）機台，並持續拉高CoWoS需求，京元電子、精測、鴻勁等供應鏈將同步受惠。

　Google新一代TPU 8架構分為TPU 8t（訓練）與TPU 8i（推論），聯發科切入訓練端核心設計，並採用台積電N3P製程與CoWoS-S先進封裝技術共同打造AI ASIC，顯示其技術能力已可支援高階AI模型訓練需求。

　Marvell（邁威爾科技）近期傳出將加入ASIC競局，供應鏈指出，目前尚未在TPU供應鏈中觀察到明確布局。隨設計難度提升，未來可能出現Consign die（委託提供晶粒）商業模式，市場競爭將由單純搶單轉向分工合作；Marvell亦可能切入LPU、NIC等其他AI加速領域，而非直接參與TPU專案。

　聯發科憑藉SerDes（序列化／反序列化器）、高速介面與系統整合能力，在先進製程節點成功切入訓練晶片設計，市場地位快速提升。執行長蔡力行預期，今年ASIC業務將創造超過10億美元營收。法人分析，Google TPU投片量持續上修，2027年有望達千萬顆規模，無論由聯發科或博通分食，均可帶動顯著營收貢獻。

　供應鏈指出，AI訓練晶片因採用先進製程與高複雜度封裝，測試強度大幅提升，京元電、精測深耕高效能運算（HPC）與AI晶片測試，將直接受惠TPU放量；鴻勁則提供測試設備，隨晶片單價提升，測試環節重要性提高，SLT有望成為標準流程。

　聯發科逐步建立「雲＋邊」雙軌布局，競爭優勢浮現。ASIC業者分析，未來AI晶片將朝chiplet（小晶片）與異質整合發展，對CoWoS與SoIC等先進封裝依賴度持續提高，帶動台積電產能利用率維持高檔，並擴大封裝設備與材料需求。聯發科切入訓練晶片，不僅提升產品價值，也推升台灣半導體供應鏈整體技術層級。

（相關新聞見A3）

查看原始新聞

※ 本文由《工商時報》授權刊載，未經同意禁止轉載。

點我加《工商時報》LINE好友，財經新聞不漏接